企业官网建设流程全解析

新泰网站制作,类似17做网店的网站,怎么免费给自己建网站,手机网站静态模板一、概述 1.ASIC是专用集成电路#xff0c;FPGA是现场可编程阵列 2.为什么ASIC通常能够比FPGA运行更高的时钟频率呢#xff1f; 3.两者的底层物理实现和设计约束有什么差异呢#xff1f; 4.ASIC是为了特定功能定制的优化的硬件#xff1b;FPGA是由预制的可编程咯及单元 和可…一、概述1.ASIC是专用集成电路FPGA是现场可编程阵列2.为什么ASIC通常能够比FPGA运行更高的时钟频率呢3.两者的底层物理实现和设计约束有什么差异呢4.ASIC是为了特定功能定制的优化的硬件FPGA是由预制的可编程咯及单元和可编程互联构成的通用结构二、电路结构ASIC:电路一旦设计出来那么晶体管连线这些都将固定了所有的电路路径都是为了特定的功能专门设计和优化的这就说明了critical path关键路径尽可能的短从而允许得到更高的时钟频率。FPGA:电路是有可配置逻辑块CLB和可编程互联开关组成的。这些通用结构为了实现可编程性引入了传输门和多路选择器这个导致了信号路径上有了更多的延迟元件。布线资源是共享的不能为特定功能做最短路径优化因此关键路径通常较长。ASIC逻辑功能由物理连接的晶体管直接构成。例如一个4输入与门就是由4个串联的PMOS晶体管和4个并联的NMOS晶体管组成的紧凑物理结构信号路径最短最直接。FPGA所有组合逻辑都通过查找表LUT 实现。一个4输入LUT本质上是一个16x1的静态RAM。输入信号被当作地址去访问这个RAMRAM中存储了所有可能的输出结果真值表。关键延迟信号必须经过LUT的地址译码器多路选择器树即使最简单的逻辑功能比如一个反相器也要走完这个完整路径。这引入了固定的、可观的门延迟。类比ASIC像修建了一条从A到B的直线高速公路。FPGA则像在一个纵横交错的通用城市路网里每次都从固定的几个入口进入通过一系列固定的立交桥和路口LUT内部结构才能到达B即使直线距离很近。三、布线资源ASIC使用定制化的金属布线层可以根据需要调整线宽、间距甚至使用更高级的布线材料如铜替代铝来减少电阻和电容从而减少传输延迟。FPGA布线资源是预制的由纵横交错的金属线段和可编程开关组成。信号需要通过多个可编程开关才能到达目的地每个开关都会引入额外的延迟导通电阻和电容。而且FPGA的布线资源是有限的有时不得不绕远路进一步增加延迟。ASIC有专用的、多层金属互连线。布线工具可以像绘制PCB一样为关键路径分配最短、最宽、屏蔽最好的走线将线延迟最小化。FPGA使用预制的、网格化的布线资源。逻辑块CLB之间通过水平和垂直的布线通道连接通道交叉点由可编程开关传输管 控制。关键延迟信号从一个CLB到另一个CLB需要穿过多个可编程开关。每个开关的导通电阻和寄生电容会显著增加延迟而且路径往往不是最优的可能需要绕远。RC延迟主导在先进工艺下FPGA的延迟主要来自布线延迟而非逻辑门延迟而这些可编程开关正是RC延迟的主要来源。类比ASIC的布线像是为两个特定城市修建了直达高铁。FPGA的布线则像是在一个拥有无数标准化火车站和换乘枢纽的全国铁路网里为两个城市规划路线中间必须经过若干固定的换乘点开关且铁轨规格统一无法为特定线路提速。四、逻辑单元结构ASIC可以使用最合适的逻辑门如NAND、NOR等来实现功能并且可以调整晶体管的尺寸驱动能力以平衡延迟和功耗。FPGA逻辑功能通常由查找表LUT实现一个LUT可以实现任意组合逻辑但是其内部结构固定例如由多个多路选择器构成其延迟相对于ASIC中直接实现同样功能的定制逻辑来说要大。五、工艺优化ASIC可以采用最先进的半导体工艺并且针对特定工艺节点进行电路优化。设计者可以控制从晶体管级到系统级的每一个细节。FPGA由于要保证可编程性其工艺设计需要兼顾通用性因此不能像ASIC那样针对特定功能进行晶体管级优化。而且FPGA厂商通常使用相对成熟的工艺因为先进工艺成本高且FPGA的冗余结构面积大先进工艺成本更高所以工艺节点可能落后于同时期的ASIC。ASIC可以采用最先进的工艺节点如3nm、5nm并且可以针对性能、功耗或面积进行晶体管级优化例如使用高性能库、调整晶体管尺寸和阈值电压。FPGA由于结构复杂可编程开关和布线占用了大量面积和晶体管通常采用比同期ASIC落后1-2代的工艺以控制成本和功耗。其工艺优化目标是通用性、可靠性和良率而非极致的频率。六、设计约束ASIC设计者可以为了达到时序要求而采用各种方法例如插入缓冲器、调整晶体管尺寸、使用高性能单元库等。FPGA设计者只能使用FPGA厂商提供的固定逻辑块和布线资源优化手段有限主要依靠EDA工具进行布局布线但无法改变底层硬件的延迟特性。ASIC设计师/工具可以针对关键路径采取一切手段优化插入缓冲器、调整门尺寸、改变拓扑结构、甚至修改算法。目标是消灭瓶颈。FPGA设计被“挤压”进固定的架构中。工具的任务是将你的逻辑“适配”到有限的LUT、触发器和固定位置的布线资源里。这个过程布局布线像是一个极度复杂的装箱游戏其结果往往导致关键路径不得不穿越多个LUT和长布线从而拉低最高频率。七、时钟网络ASIC可以设计一个低偏斜的时钟树根据需要插入缓冲器使时钟信号同步到达各个寄存器。FPGA时钟网络也是预制的虽然FPGA厂商提供了低偏斜的全局时钟网络但是其延迟相对较大而且时钟资源有限有时不得不用非全局时钟网络导致时钟偏斜和延迟增加。ASIC可以设计定制化的时钟树。通过插入缓冲器、调整驱动能力确保时钟信号几乎同时低偏斜到达芯片上所有的寄存器这为高频率运行提供了基础。FPGA使用厂商预布好的全局/区域时钟网络。虽然设计上已经尽可能低偏斜但这是一个“通用方案”无法为你的具体设计做最优调整。时钟信号需要经过固定的缓冲器驱动长距离的金属线延迟和功耗都较大。七、功耗和热设计ASIC可以针对高性能进行设计使用高驱动能力的晶体管优化电路以降低关键路径延迟即使这会导致功耗增加也可以专门设计散热方案。FPGA由于是通用器件需要平衡各种应用因此其功耗和性能通常不是极端的。而且FPGA的可编程互连和逻辑单元本身的静态功耗和动态功耗都比较大限制了其最高频率。八、总结ASIC能比FPGA跑更高频率的核心原因是ASIC在物理实现层面拥有为特定功能高度定制和优化的自由而FPGA必须为通用性和可重构性付出代价。FPGA为了其无与伦比的灵活性和可重构性牺牲了性能、功耗和面积。这个牺牲具体体现在逻辑开销用“万能”的LUT和触发器实现所有功能效率低下。路由开销庞大、缓慢的可编程互联资源占据了大部分芯片面积和功耗。控制开销大量的配置存储单元SRAM用于控制开关状态。ASIC则通过放弃灵活性换来了直接高效的电路实现。 定制化的高速互连。针对性的工艺和库优化。极致的时钟和电源网络设计。