企业官网建设流程全解析

网站建设需要用到哪些软件有哪些,wordpress 网站禁用全屏代码,中国物联网企业排名,房地产项目网站(1). 因为PCPC2#xff0c;所以没有跳转的时候#xff0c;PC的增量是两个单位#xff1b;每条指令占2个字节#xff0c;所以PC的增量应该是两个字节#xff0c;所以一个单位的长度是一个字节 (2). 数据通路如下若RegWr0#xff0c;那么所有需写结果到寄存器的指令都不能正…(1). 因为PCPC2所以没有跳转的时候PC的增量是两个单位每条指令占2个字节所以PC的增量应该是两个字节所以一个单位的长度是一个字节(2). 数据通路如下若RegWr0那么所有需写结果到寄存器的指令都不能正确执行若ALUASrc0则jal可能不能正确执行比如当指令中的目标寄存器rd不是x0时需要将PC4存入rd中但由于ALUASrc0PC不能作为ALU的输入因而会执行错误若Branch0则B型指令可能出错若Jump0则J型指令出错若MemWr0则store类指令出错若MemtoReg0则load类指令出错若RegWr 1则所有不需要写结果到寄存器的指令不能正确执行若ALUASrc 1则所有需要寄存器值作为 ALU A 输入源的指令不能正确执行因为 ALU 的 A 输入端始终来自 PC 而不是寄存器文件若Branch 1所有非 branch 类指令可能不能正确执行若Jump 1所有非 jump 类指令)不能正确执行若MemWr 1所有非 store 类指令不能正确执行若MemtoReg 1所有需要写寄存器但非 load 类指令不能正确执行(1). 高级语言程序a a ^ b; b a ^ b; a a ^ b;于是可得指令如下xor rs, rs, rt xor rt, rs, rt xor rs, rs, rt(2). 假设是单周期CPU所以所有指令的执行时间相同。设swap指令的比例是\(x\)于是采用软件\(3x(1-x)2x1\)采用硬件\(1.1(x(1-x))1.1\)于是当\(1.12x1\)即\(x0.05\)的时候用硬件更好(3).对于单周期CPU由于一个周期只可以写一次寄存器所以不行对于多周期CPU由于一个周期可以写多次寄存器所以可以(1). 不能瓶颈是存储单元的200ps缩小非瓶颈的执行时间没有意义(2). 不能此时ALU操作时间为180ps仍然不是瓶颈(3). 此时ALU的操作时间是210ps变成了瓶颈会让流水线的执行速度降低假设插入的流水线寄存器的个数定了并且各个阶段的执行时间确定那么划分出来的各个阶段越均匀是越好的于是可以得出下面的结果(1). 插入到C和D之间最均匀此时最长的功能段执行时间为170ps加上流水线寄存器的20ps得到190ps所以指令吞吐率为\(\frac{1s}{190ps}5.26G\)条指令指令执行时间为\(2\times 190ps380ps\)(2). 插入到B和CD和E之间最均匀此时最长的功能段执行时间为110ps加上流水线寄存器的20ps得到130ps所以指令吞吐率为\(\frac{1s}{130ps}7.69G\)条指令指令执行时间为\(3\times 130ps390ps\)(3). 插入到A和BC和DD和E之间最均匀此时最长的功能段执行时间为90ps加上流水线寄存器的20ps得到110ps所以指令吞吐率为\(\frac{1s}{110ps}9.09G\)条指令指令执行时间为\(4\times 110ps440ps\)(4). 插入到A和B、B和C、C和D、D和E之间可以让吞吐率最大此时最长的功能段执行时间为80ps加上流水线寄存器的20ps得到100ps所以指令吞吐率为\(\frac{1s}{100ps}10G\)条指令指令执行时间为\(5\times 100ps500ps\)下面假设是单周期CPU(1). 第1和第2条、第2和第3条、第2条和第4条、第3条和第4条指令之间有数据相关(2). 需要插入3条nop因为读寄存器是第二阶段写寄存器是第五阶段相差三个阶段(3). 前面三条指令的数据冒险可以通过转发解决但是还需要在lw和add之间插入一条nop第1和第2条、第6和第7条指令之间有数据冒险将与第2和第3条指令无关的第4条指令插入第2条指令之前将与第6和第7条无关的第5条指令移动到第6条指令之后如下lw s2, 100(s6) add s6, s4, s7 add s2, s2, s3 lw s3, 200(s7) lw s2, 300(s8) sub s3, s4, s6 beq s2, s8, Loop(1). 第4条和第5条指令之间有冒险跳转指令(第五条bne指令)被阻塞一个时钟(2). 第六条add指令会被阻塞1个周期第七条无条件跳转指令会被阻塞若其指令更新阶段在EX执行那么要阻塞两个周期否则只需要阻塞一个周期