企业官网建设流程全解析

新乡网站开发,苏州网站 建设 公司,产品设计招聘网站,成品网站 免费目录 1、前言创作背景工程概述免责声明 2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目我已有的4K/8K视频处理解决方案我这里已有的 GT 高速接口解决方案本方案在Xilinx系列FPGA上的应用 3、详细设计方案设计框图FPGA内部彩条Transceiver Native …目录1、前言创作背景工程概述免责声明2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目我已有的4K/8K视频处理解决方案我这里已有的 GT 高速接口解决方案本方案在Xilinx系列FPGA上的应用3、详细设计方案设计框图FPGA内部彩条Transceiver Native PHY高速收发器NB7NQ621M驱动器HDMI2.0输出工程源码架构4、工程源码1详解--Arria-10单路HDMI2.0输出版本5、工程源码2详解--Stratix-V双路HDMI2.0输出版本6、上板调试验证并演示准备工作HDMI2.0视频发送演示7、工程源码获取Altera系列FPGA实现HDMI2.0基于Transceiver Native PHY高速收发器支持4K60帧分辨率提供2套工程源码和技术支持QSFP-HDMI2.01、前言创作背景FPGA实现4K视频收发现状目前Xilinx系列FPGA提供了多种4K视频收发方案对于纯FPGA而言需要用到GT高速接口资源实现编解码但要求K7及其以上系列FPGA以HDMI2.0为例Xilinx官方提供了基于Video PHY Controller为核心的一整套HDMI2.0收发方案此外还可以直接使用GT高速接口IP核配置为GT-HDMI编解码模式或者配置为DP编解码模式对于Zynq系列FPGA而言既可以使用PL端的GT高速接资源做4K视频收发也可以使用PS端的DP外设做4K视频收发这种方案功能完善包含了HDMI2.0接收和发送的完整开发案例但设计难度较大需要软件区配置一大堆IP且官方给的DEMO流程及其繁琐移植修改难度都不小第二种方案是直接使用GTY之类的高速接口走HDMI协议这种方案功能不太完善目前只有HDMI发送有成熟案例但有点是并不需要软件配置只需要用户逻辑即可完成后设计多余不擅长软件和异构FPGA的开发者来说较为友好本博主擅长Xilinx系列FPGA实现HDMI2.0视频收发方案设计。目前Altera系列FPGA实现提供了多种4K视频收发方案目前Altera系列FPGA实现4K视频收发方案较为单一主要还是依靠Transceiver Native PHY高速收发器且只在Altera高端系列FPGA可用。本设计基于Altera高端系列FPGA的Transceiver Native PHY高速收发器方案最高支持3840x216060Hz工程概述本设计基于Altera高端系列FPGA的Transceiver Native PHY高速收发器方案最高支持3840x216060Hz视频输入源为纯verilog代码实现的彩条视频该彩条视频支持1920x1080、2560x1440、3840x2160三种分辨率可分别做1080P、2K、4K的HDMI2.0测试通过顶层的parameter参数配置选择彩条视频经过通道分配、加扰等处理后送入Altera官方提供的Transceiver Native PHY高速收发器IP核配置为单工发送模式主要完成HDMI2.0视频发送的物理层功能即PCSPMA并以高速低压差分信号输出然后HDMI2.0差分信号进去NB7NQ621M驱动芯片实现均衡处理和驱动增强然后HDMI2.0差分信号直连HDMI2.0座子或者通过板子的QSFP转HDMIHDMI2.0转换器输出最后连上支持HDMI2.0的显示器显示即可针对目前市面上主流的项目需求本博客共设计了2套工程源码详情如下现对上述2套工程源码做如下解释方便读者理解工程源码1开发板FPGA型号为Altera–Arria 10–10AXF40AA视频输入源为纯verilog代码实现的彩条视频该彩条视频支持1920x1080、2560x1440、3840x2160三种分辨率可分别做1080P、2K、4K的HDMI2.0测试通过顶层的parameter参数配置选择默认选择3840x216060Hz的分辨率彩条视频经过通道分配、加扰等处理后送入Altera官方提供的Transceiver Native PHY高速收发器IP核配置为单工发送模式主要完成HDMI2.0视频发送的物理层功能即PCSPMA并以高速低压差分信号输出然后HDMI2.0差分信号进去NB7NQ621M驱动芯片实现均衡处理和驱动增强NB7NQ621M输出差分信号与板载的QSFP接口相连所以板子无需HDMI2.0接口然后使用本博主特有的QSFP转HDMIHDMI2.0转换器输出输出分辨率默认为3840x216060Hz最后连上支持HDMI2.0的显示器显示即可本设计共使用1个QSFP光口也就是只设计了1个HDMI2.0出书接口当然你也可以在板子上直接把NB7NQ621M芯片与HDMI2.0座子连接这样就不需要QSFP光口转接了本设计使用Transceiver Native PHY高速收发器适用于Altera高端系列FPGA实现HDMI2.0视频发送应用工程源码2开发板FPGA型号为Altera–Stratix V-- 5SGSMD5K2F40I3L视频输入源为纯verilog代码实现的彩条视频该彩条视频支持1920x1080、2560x1440、3840x2160三种分辨率可分别做1080P、2K、4K的HDMI2.0测试通过顶层的parameter参数配置选择默认选择3840x216060Hz的分辨率彩条视频经过通道分配、加扰等处理后送入Altera官方提供的Transceiver Native PHY高速收发器IP核配置为单工发送模式主要完成HDMI2.0视频发送的物理层功能即PCSPMA并以高速低压差分信号输出然后HDMI2.0差分信号进去NB7NQ621M驱动芯片实现均衡处理和驱动增强NB7NQ621M输出差分信号与板载的QSFP接口相连所以板子无需HDMI2.0接口然后使用本博主特有的QSFP转HDMIHDMI2.0转换器输出输出分辨率默认为3840x216060Hz最后连上支持HDMI2.0的显示器显示即可本设计共使用1个QSFP光口也就是只设计了1个HDMI2.0出书接口当然你也可以在板子上直接把NB7NQ621M芯片与HDMI2.0座子连接这样就不需要QSFP光口转接了本设计使用Transceiver Native PHY高速收发器适用于Altera高端系列FPGA实现HDMI2.0视频发送应用本博客详细描述了Altera系列FPGA基于Transceiver Native PHY高速收发器实现HDMI2.0视频收发的设计方案工程代码可综合编译上板调试可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做学习提升可应用于医疗、军工等行业的高速接口或图像处理领域提供完整的、跑通的工程源码和技术支持工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后免责声明本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网以及其他开源免费获取渠道等等)若大佬们觉得有所冒犯请私信批评教育部分模块源码转载自上述网络版权归原作者所有如有侵权请联系我们删除基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。2、相关方案推荐我已有的所有工程源码总目录----方便你快速找到自己喜欢的项目其实一直有朋友反馈说我的博客文章太多了乱花渐欲迷人自己看得一头雾水不方便快速定位找到自己想要的项目所以本博文置顶列出我目前已有的所有项目并给出总目录每个项目的文章链接当然本博文实时更新。。。以下是博客地址点击直接前往我已有的4K/8K视频处理解决方案我的主页有FPGA 4K/8K视频处专栏该专栏有4K/8K视频处理包括简单的4K/8K视频收发、4K/8K视频缩放、4K/8K视频拼接等等以下是专栏地址点击直接前往我这里已有的 GT 高速接口解决方案我的主页有FPGA GT 高速接口专栏该专栏有 GTP 、 GTX 、 GTH 、 GTY 等GT 资源的视频传输例程和PCIE传输例程其中 GTP基于A7系列FPGA开发板搭建GTX基于K7或者ZYNQ系列FPGA开发板搭建GTH基于KU或者V7系列FPGA开发板搭建GTY基于KU系列FPGA开发板搭建以下是专栏地址点击直接前往本方案在Xilinx系列FPGA上的应用本方案在Xilinx系列FPGA上的也有应用之前专门写过一篇博客博客地址链接如下点击直接前往3、详细设计方案设计框图本设计使用的是Altera官方推荐的方案方案大致如下FPGA内部彩条视频输入源为纯verilog代码实现的彩条视频该彩条视频支持1920x1080、2560x1440、3840x2160三种分辨率可分别做1080P、2K、4K的HDMI2.0测试通过顶层的parameter参数配置选择默认选择3840x216060Hz的分辨率FPGA内部彩条顶层接口如下FPGA内部彩条代码架构如下Transceiver Native PHY高速收发器彩条视频经过通道分配、加扰等处理后送入Altera官方的Transceiver Native PHY高速收发器IP核配置为单工发送模式主要完成HDMI2.0视频发送的物理层功能即PCSPMA并以高速低压差分信号输出Transceiver Native PHY配置如下NB7NQ621M驱动器然后HDMI2.0差分信号进去NB7NQ621M Retimer芯片实现均衡处理和驱动增强当然硬件设计师也可以选择其他型号的驱动器NB7NQ621M原理图如下NB7NQ621M Retimer需要配置才能使用工程里用纯verilog代码实现的i2c模块实现配置配置代码如下HDMI2.0输出NB7NQ621M驱动后的HDMI2.0差分信号直连HDMI2.0座子或者通过板子的QSFP转HDMIHDMI2.0转换器输出最后连上支持HDMI2.0的显示器显示即可也就是说本设计有两种HDMI2.0输出方式如果你的FPGA开发板没有HDMI2.0输出接口则可以将GTY的差分数据对约束到板载的QSFP引脚然后使用本博主提供的QSFP转HDMI2.0硬件模块实现HDMI2.0输出如果你准备在你的FPGA开发板上设计HDMI2.0座子则需要根据NB7NQ621M原理图将NB7NQ621M输出端连接到HDMI2.0座子工程源码架构本博客提供2套工程源码以工程源码1为例该工程只有1路HDMI2.0输出工程源码架构如下4、工程源码1详解–Arria-10单路HDMI2.0输出版本开发板FPGA型号Altera–Arria 10–10AXF40AAFPGA开发环境Quartus 18.1输入FPGA内部彩条视频分辨率3840x216060Hz输出HDMI2.0分辨率3840x216060HzHDMI2.0物理层方案Altera–Transceiver Native PHY高速收发器HDMI2.0 Retimer方案NB7NQ621M驱动器HDMI2.0输出数量设计1路HDMI2.0输出工程源码架构请参考前面第3章节中的《工程源码架构》小节工程作用是让读者掌握Altera系列FPGA纯逻辑实现HDMI2.0的设计能力以便能够移植和设计自己的项目工程的资源消耗和功耗如下5、工程源码2详解–Stratix-V双路HDMI2.0输出版本开发板FPGA型号Altera–Stratix V-- 5SGSMD5K2F40I3LFPGA开发环境Quartus 18.1输入FPGA内部彩条视频分辨率3840x216060Hz输出HDMI2.0分辨率3840x216060HzHDMI2.0物理层方案Altera–Transceiver Native PHY高速收发器HDMI2.0 Retimer方案NB7NQ621M驱动器HDMI2.0输出数量设计2路HDMI2.0输出工程源码架构请参考前面第3章节中的《工程源码架构》小节工程作用是让读者掌握Altera系列FPGA纯逻辑实现HDMI2.0的设计能力以便能够移植和设计自己的项目工程的资源消耗和功耗如下6、上板调试验证并演示准备工作FPGA开发板推荐使用本博的开发板QSFP转HDMI2.0模块4K HDMI显示器或者电视HDMI线以工程源码1为例开发板连接如下HDMI2.0视频发送演示HDMI2.0视频发送演示如下QSFP-HDMI2.07、工程源码获取代码太大无法邮箱发送以某度网盘链接方式发送资料获取方式私或者文章末尾的V名片。网盘资料如下此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务