企业官网建设流程全解析

浙江省建设厅继续教育网站,成都医疗网站建设,邯郸市哪里有做网站的,自适应网站建设哪家便宜ADC 是什么#xff1f;我们为什么需要 ADC#xff1f;ADC 有哪些架构#xff1f;他们的工作原理和特点是什么#xff0c;分别适用于哪些场景#xff1f;今天#xff0c;就让我们来逐一解密。文末汇总了 ADC 五大架构的速度、精度和应用场景对比一、ADC 是什么#xff1f…ADC 是什么我们为什么需要 ADCADC 有哪些架构他们的工作原理和特点是什么分别适用于哪些场景今天就让我们来逐一解密。文末汇总了 ADC 五大架构的速度、精度和应用场景对比一、ADC 是什么ADC 的英文全拼是 Analog to Digital Converter中文为模数转换器它可以将连续模拟输入信号转换为离散的数字信号并以一序列 1 和 0 的形式进行传送。这些输入信号被量化为数字量后再进行传输或进一步后续处理时就不易受噪声干扰。模拟信号连续变化的物理量所表达的信息如温度、湿度、压力、长度、电流、电压、光强、音色等。数字信号自变量和因变量都是离散的数据信息通常容易被 MCU/DSP/CPU 进行后续处理的二进制数来表达。从模拟到数字的变换就像从真实世界进入到像素世界我们日常生活中常讲到的数码相机、手机上的摄像头模组内就包含一个成像专用的 ADC将图像中每个像素单元的模拟光强度值转换成数字量。二、为什么需要 ADC现实世界中我们被温度、湿度、光、声等物理量包围作为有着感知能力的生物体我们能够非常自然地获取模拟信号并与这些物理量达成默契但是对于 CPU、MCU 等各类电子设备来说这些信号却很难被理解。在数字化社会中一切事物都被赋予了可量化的期待对数据的读取、处理、传输和存储成为了人类认识事物的基本逻辑。因此我们需要将现实世界中的模拟信号转换为机器能够理解的数字表达。现实世界和数字世界的“窗户纸”将由模数转换器ADC来捅破。三、ADC 有哪些架构他们的工作原理是什么ADC 架构有并行比较型Flash逐次逼近型Successive Approximation Register积分型Integrating增量型Delta-Sigma流水线型Pipeline等。1. 并行比较型Flash这是所有ADC架构中速度最快的也称为“闪烁式”(Flash) ADC。它的核心在于使用大量的比较器并行工作。对于一个N位的Flash ADC它需要(2^N - 1)个比较器。这些比较器的参考电压由一个精密电阻分压网络提供。输入电压同时施加到所有比较器的一个输入端每个比较器都与一个特定的参考电压电平进行比较。转换结果通过一个编码器例如优先编码器将比较器的输出状态通常是温度计码转换为二进制代码。由于所有位的判断是同时进行的所以转换速度极快基本上只受比较器和编码电路延迟的限制。但缺点是所需比较器数量随分辨率指数级增长导致功耗、芯片面积和输入电容巨大通常用于分辨率不超过8位的超高速场合下图是并行比较型 ADC 的拓扑原理图。2. 逐次逼近型SAR它的工作方式很像一台精密的电子天平。转换开始时控制逻辑会设定一个试探值通常是半量程即最高位为1其余为0通过内部的数据转换器(DAC)产生对应的模拟电压并与输入的模拟电压在比较器中进行比较。如果输入电压大于或等于DAC输出电压则保留该位为1。如果输入电压小于DAC输出电压则将该位置0。接着控制逻辑会移动到下一位次高位将其设为1再次产生新的DAC输出电压与输入电压比较并根据比较结果决定该位的去留。这个过程从最高有效位(MSB)开始到最低有效位(LSB)结束一步一步地逼近真实的输入电压值。一个N位的SAR ADC完成一次转换需要N个时钟周期。这种架构在速度、功耗和精度之间取得了很好的平衡。例如下图是一个6bit的SAR型ADC的转化流程输入信号先和Vfsr/2比较得到最高位1之后再和Vfsr/2Vfsr/4比较得到第二位1继续下去得到二进制结果110101根据上文的公式Vfsr*D*2^(-n)得出输入电平为53·Vfsr/64理论误差小于Vfsr/64。3. 积分型Integrating积分型ADC如双斜率ADC是一种间接转换方法其核心是将电压转换成时间再对时间进行计数。它的工作通常分为两个阶段固定时间积分采样期开关将输入电压 Vin 连接到积分器在一个固定的时间间隔 T 内对 Vin 进行积分积分器输出电压从0开始线性上升或下降其斜率与 Vin 成正比反向积分比较期开关切换到与 Vin 极性相反的参考电压 Vref 上积分器开始反向积分其输出电压以固定斜率回到零点。同时计数器开始对时钟脉冲计数。反向积分的时间 ΔT 与 Vin 的平均值成正比计数器在 ΔT 内的计数值即为转换结果这种架构的转换速度很慢但由于积分器的特性和两次积分使用同一时钟它对交流噪声特别是工频干扰有很强的抑制能力并且最终精度主要取决于参考电压 Vref 的精度非常适合高精度的直流或低频信号测量如数字万用表4. 增量型Delta-Sigma增量型 ADC 的拓扑原理图如下先看积分器如果输出小于 0比较器输出 1否则输出 -1比较器输出 1 时乘法器输出 Vref否则输出 -Vref所以当积分器输出大于 0 时将有 Vin-Vref 输入到积分器中进行下一次比较否则输入 VinVref记录每一次比较器的输出统计输出 -1 的次数 X 和总比较次数 m通过下方公式来计算输入电平总的比较次数越高分辨率越高。Vin Vref·(2·X-m)/m5. 流水线型Pipeline就像一条工厂流水线转换任务被拆分成多个步骤子级每一级专门处理几位数据。具体来说每一级都包含一个采样/保持电路(S/H)、一个低分辨率的子ADC、一个子DAC以及一个求和电路其中求和电路还包括可提供增益的级间放大器。其工作流程通常如下输入信号首先在第一级被采样保持。该级的子ADC对信号进行粗略量化产生数字码的高几位。这几位数字码又通过子DAC还原成模拟电压。将原始输入信号与这个还原的模拟电压相减得到一个“残差”电压。该残差电压被放大通常放大2^k倍k为该级处理的位数后送给下一级处理如此级联每一级都处理上一级留下的“残差”并将自己的结果传递给后续各级。由于各级可以并行工作当第一级处理第N1个样本时第二级可以处理第N个样本第三级处理第N-1个样本……从而实现了高速、高精度的转换。但其代价是会有流水线延迟即从信号输入到结果输出需要经过多个时钟周期四、ADC 五大架构对比flash架构速度极快 (采样率可达1 GSPS以上精度较低 (通常 ≤10位)核心原理使用大量的比较器并行比较单步内完成转换特点和适用场景超高速信号处理如示波器、雷达系统、高速数据采集SAR架构速度较快 (通常 ≥1 MHz)精度中等 (8-16位)核心原理使用二分搜索策略从最高有效位(MSB)到最低有效位(LSB)逐位比较确定数字码特点和适用场景中速通用数据采集、工业控制、电机控制、便携式仪表Integrating架构速度极慢 (通常 ≤1 kHz)精度很高 (16-22位)核心原理将输入电压转换为成比例的时间间隔或频率并在固定时间内计数对噪声尤其是工频干扰有强抑制能力特点和适用场景低频或直流信号的高精度测量、数字电压表、电子测量仪器Delta-Sigma架构速度较慢 (通常为几kHz)精度很高 (16-24位及以上)核心原理利用高过采样率和噪声整形技术将量化噪声推向高频再通过数字滤波器滤除以换取极高分辨率特点和适用场景高精度测量、音频采集、数字音响、地震勘探仪器Pipeline架构速度很快 (通常 ≥100 MHz)精度较高10-16bit核心原理多级子单元串联工作每一级处理并传递残差类似工厂流水线特点和适用场景高速且对延迟不敏感的场景如通信基站、数字视频信号处理